記事 ID: 000080724 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express* の ip コンパイラーにおけるgxb_powerdown信号とpll_powerdown信号のゲートがされていない場合 (DMA チェーンの例)

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

nporIP コンパイラーへの入力信号 PCI Express は信号によってゲートされている必要があります。 gxb_powerdown pll_powerdown オフセットキャンセル中にハード IP をリセットから外すことを避けるため 進行中です。ただし、生成された_plus.vファイルでは、 npor必要に応じて信号はゲートされません。その結果 チェーン DMA の例では、次の場合、次の場合に、次の状態で オフセットキャンセルは現在も進行中です。

解決方法

オフセットキャンセル中にハード IP をリセットから外すことを避けるため 進行中の場合、ユーザーロジックを追加して信号をゲートします npor と gxb_powerdown 信号を含 pll_powerdown む。

この問題は、今後の IP コンパイラーで修正される予定です。 PCI Express チェーン DMA の例。

関連製品

本記事の適用対象: 1 製品

Cyclone® IV FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。