記事 ID: 000080722 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

フィッターが PLL を配置できず、Stratix V にゼロ遅延バッファー動作モードを使用した場合にエラーが発生します。

環境

    インテル® Quartus® II サブスクリプション・エディション
    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ゼロ遅延バッファー動作モードを使用する場合、フィッター PLL を配置できず、以下のようなメッセージを生成します。

Error: Could not place pin .

解決方法

外部クロック出力ノードを手動で配置する 割り当て。この位置は PLL の位置とターゲットによって異なります。 デバイス。

関連製品

本記事の適用対象: 1 製品

Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。