記事 ID: 000080705 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/28

PCI Express 向け IP コンパイラーのパワーダウン・コンジットはどのように使用すべきですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    パワーダウンと呼ばれる Qsys の PCI Express 向け IP コンパイラーの 12.1 バージョン®に新しいコンジットが導入されました。 このコンジットには、gxb_powerdown信号とpll_powerdown信号が含まれています。

    これらの信号は、以前はpipe_extコンジットに含まれていた (関連 ソリューションを参照)。 このインターフェイスをエクスポートして、これらの信号を次のように接続する必要があります。

    1. 信号を gxb_powerdown ゼロにして RX トランシーバーのオフセットキャンセル処理を有効にします。
    2. pll_powerdownアクティブロー信号の逆数で信号を駆動します pcie_rstn 。

    関連製品

    本記事の適用対象: 5 製品

    Cyclone® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。