記事 ID: 000080682 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

パラメーターが異なる 2 つの独立した 25G イーサネット・インテル® FPGA IP が 1 つのインテル® Stratix® 10 FPGA・デザインでインスタンス化されている場合、25G イーサネット・インテル® FPGA IP・インターフェイスが正しく動作しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 25G イーサネット・インテル® FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 18.1 またはそれ以前のバージョンで問題があるため、1 つのインテル® Stratix®10 FPGAデザインで異なるパラメーターを使用して 2 つの「25G イーサネット・インテル® FPGA IP」をインスタンス化すると、1 つの 25G イーサネット・インターフェイスが期待どおりに動作しなくなる場合があります。

    IP の 1 つのインスタンスで異なるパラメーターまたは機能が有効になっているが、他の問題では無効になっている場合があります。これは、IP によって生成されたソースファイルのモジュール名は同じでパラメーターが異なる場合があるため、1 つのデザインに実装した場合、ソフトウェアは同じモジュールを上書きします。これにより、25G イーサネット・インターフェイスの 1 つで異常動作が生じます。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.3 以降修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。