インテル® Stratix® 10 25G イーサネット IP コアは、オープンエンド状態でランダムな誤ったパケットを受信するのはなぜですか?

まれに、インテル® Stratix® 10 25G イーサネット IP コアは、オープンエンドの状態で動作しているときにランダムな誤ったパケットを受信することがあります。つまり、ファイバーまたは QSFP28 モジュールが接続されていない場合。

この問題の回避策は、トップレベル IP ラッパー・ファイルの SYNOPT_STRICT_SOP パラメーターを 1に編集することです。

この回避策は、プリアンブル・パススルー機能が無効になっているデザインでのみ使用できます。

/synth/.vの 25G イーサネット IP バリアントラッパー・ファイルを見つけます。

バージョン固有の 25G イーサネット IP のインスタンス化時に、SYNOPT_STRICT_SOPパラメーターの設定を(0) から (1)に変更します。

25G イーサネット IP コアを再生成しないでください。デザインをコンパイルします。

/synth/ex_25g.vのデザイン例 IP バリアント・ファイル:

ex_25g_alt_e25s10_191_dyjat6a #(

.SYNOPT_READY_LATENCY (0)

.SYNOPT_CORE_VAR (0)

.SYNOPT_KHZ_REF_EN (0)

.SYNOPT_RSFEC (0)

.SYNOPT_DIV40 (1)

.SYNOPT_LINK_FAULT (0)

.SYNOPT_STRICT_SOP(1)                  

.SYNOPT_PREAMBLE_PASS (0)

64 ビット・l1_rx_data・バスで迷惑データが発生する場合があります。l1_rx_validは、データを受け入れるか無視するかの指標として使用する必要があります。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。