記事 ID: 000080680 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/23

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 19.3 で、PCI Express* の FPGA P タイル Avalon® メモリーマップド (Avalon-MM) IP の読み込み性能が低下するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP+
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express* 向けの FPGA P タイル Avalon® Memory Mapped (Avalon-MM) IP は、現在、最大 64 の未処理リクエストをサポートしており、最大リード要求サイズは 512 バイトです。ラウンドトリップ待機時間 (メモリ読み取りから完了までの時間) が 1.5 us を超える場合、未処理の要求の数が読み取りスループットを飽和させるのに十分ではない可能性があります。

解決方法

パフォーマンスに合わせて BIOS 設定を調整し、レイテンシーを低減します。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 DX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。