記事 ID: 000080674 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

PCIe* IP 向けStratix® V Avalon® ST インターフェイスでpin_perst信号がリリースされた後で、reset_status信号が切り替わりますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    Stratix® V PCI Express* のハード IP インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

PCIe* IP 向けStratix® V Avalon®-ST インターフェイスを使用すると、pin_perstがリリースされた後、ltssmstate信号が Polling.Active (0x2) に達する前に、reset_status信号の切り替えが表示されることがあります。ltssmstate信号が Polling.Active (0x2)より大きくなるまで、この動作とサンプルreset_status信号は安全に無視できます。

解決方法

この情報は、STRATIX® V Avalon® ST インターフェイス for PCIe* ソリューション・ユーザーガイドの今後のリリースで追加される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。