記事 ID: 000080671 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/05/09

FFT IP コアの最後の出力フレームに EOP が見つからないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • FFT インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime スタンダード・ソフトウェア・バージョン 18.1 の FFT IP コアの問題により、入力順序と出力順序の両方がナチュラルに設定されていて、入力フレーム間に sink_valid = 0 のインターバルがある場合、FFT IP コアの最後の出力フレームに EOP がない場合があります。

    解決方法

    FFT IP の出力順序を逆桁に設定します。

    関連製品

    本記事の適用対象: 11 製品

    Cyclone® IV FPGA
    Stratix® V FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA
    Stratix® IV FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。