記事 ID: 000080666 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/06/19

DisplayPort* インテル® FPGA IP コアのアダプティブ同期機能サポートプランとは何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションおよびスタンダード・エディション・ソフトウェアによるアダプティブ同期機能サポートプランです。

  1. DisplayPort ソースの実装については、アダプティブ同期機能を有効にするには、DisplayPort インテル® FPGA ユーザーガイドのドキュメントとビデオ入力機能の比較 表を参照してください。
  2. DisplayPort* シンクの実装については、DPCD レジスターのアダプティブ・シンクロナス機能を有効にするには、DisplayPort* インテル® Stratix® 10 FPGA IP デザイン例ユーザーガイドの デザイン例 バリアント・テーブルおよび インテル® Stratix® 10 DisplayPort SST パラレル・ループバックと AdaptiveSync サポート のセクションを参照してください。

 

 

 

解決方法

DisplayPort* インテル® FPGA IP コアのアダプティブ同期サポートプランについては、以下の表を参照してください。

関連製品

本記事の適用対象: 6 製品

インテル® Cyclone® 10 GX FPGA
Cyclone® V FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA
Stratix® V FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。