記事 ID: 000080663 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2019/07/03

DisplayPort* インテル® Arria® 10 FPGA IP デザイン例で EDID パススルーを無効にする方法

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • DisplayPort*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    EDID (Extended Display Identification Data) には、サポートされているビデオ解像度やタイミング規格などのシンクデバイス (モニターなど) 情報が含まれています。

    DisplayPort* インテル® Arria® 10 FPGA IP デザイン例 (シンクソース・パラレル・ループバックを備えた IP デザイン例) の DisplayPort IP コアのパラメーター・エディターで GPU 制御を有効にするオプションがオンになっている場合、NIOS® II プロセッサーは「EDID パススルー」を有効にしてシンクデバイスから EDID を受け取り 、ソースデバイスに渡します (例: グラフィックス・プロセッサー・ユニット)。

    DisplayPort シンクのみをインスタンス化するアプリケーションでは、モニターから GPU (グラフィックス・プロセッサー・ユニット) に EDID を渡す DisplayPort ソースがFPGAにありません。したがって、ソフトウェア・フォルダー内の main.c のデフォルトの EDID (altera_4k_edid) が GPU によって読み込まれるように、EDID パススルーを無効にする必要があります。

     

     

    解決方法

    EDID パススルーを無効にするには、ソフトウェア・フォルダー内の config.h ファイルき、DP_SUPPORT_EDID_PASSTHRU・パラメーター0 に変更 し、build_sw.sh スクリプト実行して NIOS® II ソフトウェアを再構築します。

    ソフトウェア/dp_demo フォルダー内の NIOS II® ソフトウェア・イメージ (dp_demo.elf) をFPGAにダウンロードします。

     

    シンクからソースへの EDID PassThru

    #define DP_SUPPORT_EDID_PASSTHRU 0 // 1 に設定して、シンクからソースへの EDID パスを有効にします。

    それ以外の場合、DP シンクはデフォルトの EDID を使用します。

    Tx と Rx の両方がサポートされている場合にのみ EDID パススルーをサポート

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。