記事 ID: 000080661 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー (16186): トップレベルのユーザー階層を取り戻す方法はありません:「pcie_example_design.vhd(1337): vhdl に戻って 0000000000000000 を続行するには vhdl に戻ります。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCIe* デザイン例バージョン 18.1 のインテル® Stratix® 10 Avalon® -ST ハード IP の問題により、「HDL フォーマットの生成」オプションが VHDL に設定されている場合、このエラーが表示されることがあります。
     

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 でこの問題を回避するには、[HDL フォーマットの生成] オプションを Verilog に設定します。この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 19.1 以降修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。