記事 ID: 000080659 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

低レイテンシー 40~100Gbps イーサネット IP コアがペイロードサイズが 46 バイト未満の RX フレームのペイロード長エラーを示すのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® II サブスクリプション・エディション
  • 低レイテンシー 40G 100G イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    低レイテンシー 40~100Gbps イーサネット IP コアは、ペイロードサイズが 46 バイト未満のパケットの length フィールドの任意の値を誤ってエラーとして解釈します。この問題は、IP コアがイーサネット・プロトコルの要求に応じて、イーサネット・リンク・パートナーがパディングバイトを備えた短いペイロードを埋め込んだ場合に適切に許可しないために生じます。

     

    例：

    実際のペイロード = 17 バイト

    最小ペイロード・サイズ = 17 バイト 29 バイトのスプリント・ゼロ = 46 バイト

    長さフィールド = 17 バイト

    17 バイト< 46 バイトの場合、IP コアは不適切なペイロード長エラーを報告します。

    解決方法

    この問題は、将来の低レイテンシー 40~100Gbps イーサネット IP コアで対処される予定です。

    関連製品

    本記事の適用対象: 7 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。