詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 以前の問題により、合成レポートの、合成>コンパイル・レポートのプロセシング・・コンパイル・レポート>合成>ソース割り当て>無視されたソースレベル割り当てで、HDL コード化された ramstyle 属性が表示される場合があります。
これは、以下のようにデザインの Verilog HDL または VHDL コードで ramstyle 属性が記述されている場合に発生します。
Verilog: (* ramstyle = "M20K" *) reg [<msb>:<lsb>] [<msb>:<lsb>];
VHDL: 属性ラムスタイル : 文字列;
<オブジェクト>の属性ラムスタイル:はです。
解決方法
「ramstyle」の「無視されたソースレベル割り当て」のレポートを無視しても安全です。RAM はフィッターに正しく実装されます。これは、フィッター-> プレースステージ -> RAM サマリーレポートの下のフィッターレポートに表示されます。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 21.1 で修正されています。