記事 ID: 000080629 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/09/18

VCSシミュレーションで混合ポートRDWの真のデュアルポートRAMを気にしないのではなく、新しいデータを取得するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime Pro Edition ソフトウェア・バージョン 18.1 以前の問題により、混合ポート RDW (書き込み中の読み取り) では、無視できる動作ではなく新しいデータが表示される場合があります。この問題は、VCS でシミュレーションを実行すると、真のデュアル・ポート RAM で発生します。

解決方法

この問題を回避するには、次のいずれかを実行します。

  • ModelSim でシミュレーションを実行します。
  • フィット後ネットリストを使用してシミュレーションを実行します。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。