バージョン 17.1 以前のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、LVDS IP を含むデザインをコンパイルすると、このエラーメッセージが表示される場合があります。この問題は、IP が外部 PLL モードで、インテル Stratix® 10 デバイスをターゲットにしている場合に発生します。
この問題を回避するには、LVDS IP SDC ファイルから次の行をコメントアウトしてください。
${pll_instance_name}|lock $max_delay をset_max_delay_in_fit_or_false_path_in_sta_through_no_warn
この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。