記事 ID: 000080616 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/04/04

プラットフォーム・デザイナー (標準) コンポーネント・エディターですべてのシグナルを追加できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    プラットフォーム・デザイナー (標準) コンポーネント・エディターで、 分析合成ファイルの実行後にすべての入力と出力が追加されていないことがあります。これは、IO がビット、std_ulogic、カスタムタイプなどの VHDL タイプの場合に発生します

    解決方法

    この制限を回避するには、ポートをコンポーネントに手動で追加するか、std_logicタイプのIOを使用します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。