記事 ID: 000080611 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/05/04

内部エラー: サブシステム: PTI、ファイル: /quartus/tsm/pti/pti_tdb_builder.cpp

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 17.1.2 以前の問題により、パーティションが最初にコンパイルされるデベロッパー・プロジェクトの階層と、パーティションが再利用されるコンシューマー・プロジェクトの階層に不一致がある場合に、この内部エラーが表示されることがあります。

たとえば、内部エラーは、パーティションを再利用するコンシューマー プロジェクトの次のシナリオで発生します。

-パーティション child_ptn1は、最初にコンパイルされ、階層パスを inst1->inst2->child_ptn1 として開発者プロジェクトからエクスポートします。

-パーティション child_ptn1は、階層パスを inst3->inst4->inst5->child_ptn1 としてコンシューマー プロジェクトで再利用します。

解決方法

この問題を回避するには、パーティションが最初にコンパイルおよびエクスポートされる開発者プロジェクトの階層を、パーティションが再利用されるコンシューマー プロジェクトの階層と一致させます。

別のトップレベルを持つ別のプロジェクトからエクスポートされた Stratix® 10 個のFPGAパーティションをコンパイルできないのはなぜですか?

内部エラー: サブシステム: LALE、ファイル: /quartus/legality/lale/lale_new_solver.cpp

トランシーバーバンクに隣接して 10 Stratix®個のFPGAパーティションを配置できないのはなぜですか、エクスポートして、別のプロジェクトで再利用できますか?

EMIF/PHY Lite/LVDS インターフェイスの I/O バンクに隣接して 10 Stratix®個のFPGAパーティションを配置できないのはなぜですか?

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。