記事 ID: 000080607 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/04/13

制約のないクロック、altera_dual_boot: dual_boot_0|alt_dual_boot_avmm: alt_dual_boot_avmm_comp|alt_dual_boot: alt_dual_boot|ru_clkが存在する理由

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 15.1 の問題により、Altera デュアル・コンフィグレーション IP を使用する際に、TimeQuest タイミング・アナライザーにこの警告メッセージが表示されることがあります。この問題は、MAX® 10 デバイスを対象としたデザインで見られます。

 

 

解決方法

この問題を回避するには、sdc ファイルに以下の制約を適用します。

create_generated_clock -name {ru_clk} -source [get_ports {clk}] -divide_by 2 -master_clock {clk} [get_registers {*ru_clk}]

この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション バージョン 16.0 以降で修正されています。

 

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。