記事 ID: 000080553 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

UniPHY IP でオンチップ並列終端 (RT) を使用して既知の問題がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    はい。Quartus® II ソフトウェア・バージョン 11.0 および 11.0 SP1 で生成されたコンフィグレーション・ファイルのキャリブレーション設定に問題があります。アサインメント・エディターの特定ピンに対してキャリブレーションを伴う並列 OCT が有効であり、設定がコンパイルレポートに反映されていますが、Quartus® II ソフトウェアはコンフィグレーション・ファイル内の並列 OCT 設定のコンフィグレーション・ビットを正しく有効にしません。

    この問題は、STRATIX® III およびStratix IV デバイスファミリー、DDR3 SDRAM、DDR2 SDRAM、RLDRAM II、QDR II/ SRAM IP コアに影響します。この問題によりキャリブレーションのエラーが発生する場合があります。

    この問題は、インテル® Quartus® II®・ソフトウェアの次のリリースで修正される予定です。インテル® Quartus® II ソフトウェア・バージョン 11.0 および 11.0SP1 でこの問題を克服するには、以下の関連ソリューションに提供されているパッチをインストールし、デザインの完全なコンパイルを実行する必要があります。

    解決方法

     

    関連記事

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。