記事 ID: 000080540 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

ALTUFM メガファンクションの OSC 出力ピンに制約を付けるにはどうすればいいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

oscALTUFM_NONE、ALTUFM_I2C、ALTUFM_SPI、およびメガファンクションALTUFM_PARALLELオプションの出力ピンに制約を設定するには、次のいずれかの方法を使用します。

  • コマンドを使用してクロックを自動的に制約 derive_pll_clocks します。PLL 出力用の生成クロックの作成に加えて、 derive_pll_clocks このコマンドは内部で生成されたクロックに対するクロック制約も作成することに注意してください。
  • 次のコマンドを使用してクロックを手動で制約します。
    create_clock -period 181.818 -name |osc
    • 実際の出力周波数は異なる場合がありますが、 osc ピンを 181.818 ns (5.5MHz) に制限することで、クロックが可能な最小期間 (最大周波数) で分析されます。

関連製品

本記事の適用対象: 3 製品

MAX® II CPLD
MAX® II Z CPLD
MAX® V CPLD

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。