記事 ID: 000080539 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/06/29

エラー: ATX PLL パラメーター「output_clock_frequency」が不正な値に設定されています

環境

  • インテル® Quartus® Prime 開発ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Stratix® V GX デバイス上で高精度 (小数点以下の数) トランシーバーの refclk とデータレートをトランシーバー PHY パラメーター・エディターに入力すると、次のエラーが表示される場合があります。

    エラー: ATX PLL パラメーター「output_clock_frequency」が不正な値に設定されています

    このエラーは、Quartus® II ソフトウェア・バージョン 12.1sp1 以前の不正な合法性チェックが原因です。

    解決方法

    この問題を回避するには、トランシーバー PHY パラメーター・エディターの refclk とデータレートの精度を下げることが可能です。トランシーバー Tx PLL と CDR の帯域幅が、実際の要件をサポートします。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。