記事 ID: 000080537 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

UniPHY を使用したシミュレーション・エラー QDR II および QDR II SRAM コントローラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    モジュール定義とインスタンス化の間の矛盾 一部のシミュレーターでエラーメッセージが表示される場合があります。

    解決方法

    この問題の回避策は、手動で oct_control.v ファイルを編集 clock_pair_generator_config.v することです。 次に説明するように、各ポート名から特定のポート名を削除します。

    clock_pair_generator_config.v から削除するポート名

    ファイル：

    /rtl/_clock_pair_generator_config.v

    モジュール：

    arriaii_pseudo_diff_out

    インスタンス：

    pseudo_diffa_0

    削除するポート名:

    .dtc .dtcbar .oebout .oeout .dtcin .oein

    oct_control.v から削除するポート名

    ファイル：

    /rtl/_oct_control.v

    モジュール：

    arriaii_termination_logic

    インスタンス：

    sd2a_0

    削除するポート名:

    .scanout .s2pload .scanclk スキャン可能 .scanin .serdata

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。