記事 ID: 000080529 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Arria V ピンアウト表: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 問題 63759:2012年7月以前のArria V デバイスすべてのピン配列表

ピンアウト・ファイルでは、コンフィグレーション・モードがアクティブモードの場合、コンフィグレーション後に DCLK をユーザー I/O として使用できるとは表示されません。 DCLK は、コンフィグレーション・モードがアクティブモードの場合、コンフィグレーション後に通常の I/O ピンとして使用できます。

関連製品

本記事の適用対象: 4 製品

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。