記事 ID: 000080528 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V デバイスでホールドタイム要件を満たしていない

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Stratix V デバイスを対象とするデザインは、保持時間を満たしていない場合があります 要件。

    この問題は、Stratix V デバイスを対象とするすべてのデザインに影響します。

    解決方法

    Design Space Explorer を使用してシードスイープを実行します。この問題 今後のトリプルスピード・イーサネット MegaCore のバージョンで修正される予定です。 関数。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。