インテル® Quartus® Prime Standard Edition ソフトウェア・バージョン 16.1 以降の問題により、クリーンなプロジェクトを行ったり、コンパイル間で db および incremental_db ディレクトリーを削除した後でも、非決定論的フィッターの結果のコンパイル・チェックサムが異なる場合があります。この問題は、インシステム・ソースおよびプローブ、シグナルタップ、デバッグ付き EMIF IP など、JTAG 関連のデバッグ機能を利用する IP を含むデザインに影響を与えます。
インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 16.1 以降でこの問題を回避するには、最初のコンパイルを実行する前に、プロジェクトで ll IP を事前に生成してください。
例:
qsys-generate InSystemSignalsProbesIP.qsys --synthesis=VERILOG --output-directory= InSystemSignalsProbesIP --family="Arria 10" --part=10AX115N1F45I1SGqsys-generate DDR4x16_IP.qsys --synthesis=VHDL --output-directory=DDR4x16_IP --family="Arria 10" --part=10AX115N1F45I1SG
注: インテル® Arria® 10 デバイスを使用している場合は、インテル® Quartus® Prime Pro Edition ソフトウェアに移行することをお勧めします。