記事 ID: 000080474 コンテンツタイプ: エラーメッセージ 最終改訂日: 2019/07/16

内部エラー: サブシステム: VPR20KMAIN、ファイル: /quartus/fitter/vpr20k/vpr_common/cluster_greedy.c、行: 3682

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 18.1 の問題により、1 つ以上のクロック制御ブロック (ALTCLKCTRL) をインスタンス化するデザインをコンパイルする際に、この内部エラーが表示されることがあります。

この問題は、Cyclone® V デバイスをターゲットにしている場合に発生します。

解決方法

このエラーを回避するには、デザインからクロック制御ブロック (ALTCLKCTRL) を削除し、デザインを自動的にフィットさせます。

この問題は、Quartus® Prime Standard Edition ソフトウェア・バージョン 19.1 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。