記事 ID: 000080460 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Quartus® II ソフトウェア・バージョン 15.0 Update 2 を搭載したCyclone® V デバイスのフォールト・インジェクション IP に、最小パルス幅タイミング違反が生じているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    フォルト・インジェクション・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 15.0 Update 2 の問題により、クロック制約が次のCyclone® V デバイスに Single Event Upset (SEU) 機能が実装されている場合、フォールト・インジェクション IP の一部の信号で最小パルス幅タイミング違反が見つかる場合があります。

create_clock -name intosc -period 10.000 [get_nets {*fault_injection_0|alt_fault_injection_component|alt_fi_inst|intosc}]

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 16.0r 以降修正されています。

関連製品

本記事の適用対象: 1 製品

Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。