詳細
DSP Builder for FPGAs バージョン 18.1 アップデート 2 以前の問題が原因で、デザインに HDL インポート・サブシステムが含まれている場合にこのエラーが表示されることがあります。サブシステムはアルファベット順に処理されます。このエラーは、HDL Import サブシステムがアルファベット順にデザインの最後のサブシステムである場合に発生します。
解決方法
この問題を回避するには、内部階層がなく、HDL Import サブシステムよりアルファベット順の後の名前を持つ、スケジュールされたサブシステムを作成します。内部階層を持つサブシステムは、システム階層がフラット化されると名前が変更されるため、回避策サブシステムに内部階層がないことが重要です。
この問題は、DSP Builder for インテル® FPGAs の今後のリリースで修正される予定です。