記事 ID: 000080438 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

FIR II IP コアを使用インテル® Quartus® Prime Standard/Pro ソフトウェアが DSP ブロックに係数をパックできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • FIR II インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション / プロ・エディション・バージョン 17.1/18.0 および Prime 開発ソフトウェア・スタンダード・エディション・バージョン 18.1 インテル® Quartus®の問題により、AUTO_RAM_RECOGNITION設定とAUTO_ROM_RECOGNITION OFF を設定しても、DSP 係数 ROM の正しい使用が推論されない場合があります。これにより、FIR II IP コアの Fmax が低くなります。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションでこの問題を回避するには、以下の手順に従ってください。

    コンパイラー設定>割り当て>設定>詳細設定 (合成) > RAM の自動置き換え (OFF) から ON に切り替えます。

    コンパイラー設定>割り当て>設定>詳細設定 (合成) > ROM の自動置き換え (OFF) から ON に切り替えます。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 18.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。