記事 ID: 000080435 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/10/13

プラットフォーム・デザイナーに実装されたインテル® Stratix® 10 PCIe* Avalon®-MM ハード IP の DMA 書き込みパフォーマンスが、prime Pro バージョン 19.1 インテル® Quartus®低下するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • QSYS デザイン例
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP+
  • Avalon-MM Stratix® V PCI Express* のハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime Pro バージョン 19.1 を使用している場合、インテル® STRATIX® 10 PCIe* Avalon®-MM DMA ハード IP では、Platfrom Designer Avalon®-MM インターコネクトを使用すると DMA 書き込みにパフォーマンスの問題があり、スループットが低下します。

     

     

    解決方法

    プラットフォーム・デザイナーを使用しないスタンドアロンの実装はこの問題の影響を受けません。

    Prime Pro バージョン 19.1 インテル® Quartus®使用している場合は、以下のパッチ 0.08 をダウンロードしてインストールして DMA 書き込み効率の問題を解決してください。

     

    Windows 用インテル® Quartus® Prime Pro バージョン 19.1 patch 0.08 (.exe) をダウンロードします。

    Linux* 向け インテル® Quartus® Prime Pro バージョン 19.1 patch 0.08 をダウンロード (.run)

    インテル® Quartus® Prime Pro バージョン 19.1 patch 0.08 (.txt) については Readme をダウンロードしてください。

     

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・バージョン 19.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。