記事 ID: 000080428 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ルートポート・モードで動作する PCIe* IP のインテル® Arria® 10 ハード IP を使用している場合、ソフトウェアでリンク・イコライゼーション・リクエスト・ビットをクリアできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    リンク・イコライゼーション・リクエスト・ビット (リンク・ステータス 2 レジスターのビット 5) は、PCIe* Gen3 リンク・イコライゼーション中に設定されます。一度設定すると、ソフトウェアではこのビットをクリアできません。自律イコライゼーション・メカニズムはこの問題の影響を受けませんが、リンク・イコライゼーション・リクエスト・ビットの使用によってソフトウェア・イコライゼーション・メカニズムが影響を受ける場合があります。

    解決方法

    PCIe* エンドポイントとルートポートの両方の実装にソフトウェア・ベースのリンク・イコライゼーション・メカニズムを使用しないでください。代わりに自律イコライゼーション・メカニズムを使用してください。この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースでは修正される予定はありません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。