記事 ID: 000080427 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

複数の IP インスタンスをインスタンス化する際に「スリングリング前の定義」警告が表示されるのはなぜでしょうか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    25G イーサネット・インテル® FPGA
    イーサネット
    Arria® 10 および Stratix® V 向け低レイテンシー 100G イーサネット・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime ソフトウェアのバージョン 18.1 以前のバージョンで問題が発生したため、これらの IP の複数インスタンスをインスタンス化すると、「以前の xyz モジュールの定義を解き解く」という形式のフィッター警告が表示される可能性があります。IP の設定が異なる場合、IP の機能に影響を与える可能性があります。

低レイテンシー 100G イーサネット インテル® Stratix® 10 FPGA IP、25G イーサネット インテル® Stratix® 10 FPGA IP、イーサネット インテル® Stratix® 10 FPGA IP 向け H タイル ハード IP、イーサネット インテル® Stratix® 10 FPGA IP 向け E タイル ハード IP

解決方法

この問題は、インテル® Quartus® Prime リビジョン v18.1.1 以降修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。