記事 ID: 000080422 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/07/08

イーサネット・インテル® FPGA IPコア向け H タイル・ハード IP がデザイン例を生成できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット用 H タイル・ハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.2 の問題により、ターゲット開発キットが NONE に設定されている場合、イーサネット・インテル® FPGA IPコア用 H タイル・ハード IP はデザイン例を生成できません。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.2 でこの問題を回避するには、Target Development Kit をプロジェクトのデバイスに最も近いデバイスを搭載したキットに設定します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。