詳細
通常のインテル® Arria® 10 Avalon®-ST PCIe* IP バリアントとは異なり、SR-IOV PCIe* IP バリアントを備えたインテル® Arria® 10 Avalon®-ST インターフェイスは、24 ビット・クラス・コード・レジスターを 1) [Base]クラス・コード、2)スピンコード、3)プログラミング IF コードの 3 つの 8 ビット・サブフィールドに分割されています。このレジスターレイアウトは、PCIe Base 仕様バージョン 4.0r1.0 のセクション 7.5.1.1.6 で説明されているように PCI-SIG 仕様に準拠しています。
そのため、ユーザーはそれに応じて 3 つの 8 ビット・サブフィールドを設定する必要があり、実装されたハードウェアのクラスコードの読み出し値は、これら 3 つの 8 ビット・サブフィールドの 24 ビット値を組み合わせる必要があります。
解決方法
該当しません。