インテル® Quartus® Prime 開発ソフトウェアでは、Arria® 10 デバイスをターゲットにしたデザインをコンパイルする際に、以下のフィッター・エラー・メッセージが表示される場合があります。
エラー (14566): 既存の制約 (1 ピン) との競合により、フィッターは 1 つの周辺コンポーネントを配置できません。サブコマンドで説明されているエラーを修正し、フィッターを再実行します。インテル FPGAナレッジ・データベースには、この周辺配置の失敗を解決する方法に関する情報を記載した記事も含まれている場合があります。エラーを確認し、https://www.altera.com/support/support-resources/knowledge-base/search.html のナレッジ・データベース にアクセスして、この特定のエラーメッセージ番号を検索します。
エラー (175020): フィッターは、このタイプのロジックの有効な位置がリージョン内にないため、制約対象のリージョン (x、y) にロジックピンを配置できません。
情報 (14596): 失敗したコンポーネントに関する情報:
情報 (175028): ピン名: <pin 名>
エラー (16234): 考慮されている 1 つの場所のうち、法的な場所を見つけることができませんでした。それぞれの所在地を使用できなかった理由を以下にまとめています。
エラー (175005): [n] のOCT_CAL_BLOCK_IDで場所を見つけることができませんでした (1 つの場所に影響があります)
情報 (175029): <Pin 番号>
情報 (175015): I/O パッド<ピン名>ユーザーロケーション制約 (<Pin 番号>) が原因で、位置<Pin番号に制約されています>
情報 (14709): 制約のある I/O パッドはこのピンに含まれています
これは、ピンが 3V I/O バンク内にある場合に発生する可能性があります。3V I/O バンクは、キャリブレーションなしで OCT のみをサポートします。
どのバンクが 3V I/O で LVDS の詳細については、インテル® Arria® 10 コア・ファブリックと汎用 I/O ハンドブック、セクション 5.4.1 を参照してください。
このエラーを回避するには、ピンを LVDS バンクに移動するか、キャリブレーションなしで OCT を使用します。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 18.1 以降で修正されています。