記事 ID: 000080395 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/07/21

デザイン・パーティションに インテル® Arria®10 トランシーバーが含まれているとコンパイルエラーが発生するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    トランシーバー ATX PLL インテル® Arria® 10 Cyclone® 10 FPGA IP
    トランシーバー・ネイティブ PHY インテル® Arria® 10 Cyclone® 10 FPGA IP
    fPLL インテル® Arria® 10 Cyclone® 10 FPGA
    トランシーバー CMU PLL インテル® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime スタンダード・エディション・ソフトウェアでは、デザイン・パーティションに インテル® Arria® 10 トランシーバー PHY やトランシーバー PLL が含まれているとエラーが発生することがあります。

解決方法

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションは、Arria® 10 トランシーバー PHY および / またはトランシーバー PLL のパーティションをサポートしていません。

パーティションを作成する前に、Arria® 10 トランシーバー PHY またはトランシーバー PLL をデザインブロックから除外します。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。