詳細
問題は、Quartus® Prime 開発ソフトウェア・バージョン 16.1 以前でのタイミング・モデルの誤りのためです。これは、Arria® 10 汎用入出力 (GPIO) 二重データレート入出力 (DDIO) 入力パスに影響を与えます。この相互関係により、パス上でタイミング解析が不正になり、タイミング違反が捕えられず、Time Estimat タイミング・アナライザー・レポートで報告されます。
影響を受けるユースケースは次のとおりです。
- すべてのArria GPIO DDIO フルレートからハーフレートの入力パスを使用する 10 VID デバイス
- 使用した I/O バンクで io_48_lvds_tile_edge DDIO フルレートからハーフレートの入力パスを使用する 10 個の非 VID デバイス (10AX115、10AX090、10AT115、10AT090 を除く) Arriaすべて。
解決方法
上記のユースケース例に記載されている影響のあるデザインについては、Quartus® Prime 開発ソフトウェア・バージョン 17.0 以降を使用してタイミング分析を再実行してください。フルレートからハーフレートのパスDDIO_INタイミング違反が発生した場合、PLL から生成されたクロックのフェーズを変更してプロジェクトを再コンパイルします。