記事 ID: 000080373 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/11/06

内部 DMA 対応 PCIe* IP 向け インテル® Stratix® 10 Avalon® -MM インターフェイスが、データ転送を完了する前に読み取りムーバーの「Done」ステータスを送信するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この問題は、データパスの競合状態が原因です。DMA 読み取りムーバーの "完了" 状態の更新と完了データは、内部的に 2 つの異なるパス/バッファーに分割されます。データは、ステータスの更新と比較して、Avalon® -MM スレーブへの長いパスを取ります。

    解決方法

    このデータパスの競合状態は、シミュレーションで簡単に確認できます。しかし、データ転送完了より数クロックサイクル早く報告されたリード・ムーバーの「完了」ステータスは、レイテンシーのため、実際のハードウェア・システムでは問題になりません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。