記事 ID: 000080369 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

JESD204C IP の SYSREF 検出後にレジスター csr_sysref_singledetクリアされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    JESD204B インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.2 の問題により、単一の SYSREF 世代の 1 システムで JESD204C IP はcsr_sysref_singledetの分離を待機しているため、ユーザーフェーズに入りません。

解決方法

この問題を回避するには、以下の手順を実行します。

1. SYSREF パルス生成後、ユーザーフェーズに手動でcsr_cgs_bypass_sysrefを表明します。

2. SYSREF パルスをもう 1 つ送信します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 TX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。