記事 ID: 000080368 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

PCI Express* IP 向け インテル® Stratix® 10 Avalon®-ST インターフェイスに BAR サイズの 7 ビットがサポートされているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    IP GUI のルール・チェックが不正であるため、インテル® Quartus® Prime Pro 19.3 用 PCI Express* IP 用 インテル® Stratix® 10 Avalon®-ST インターフェイスおよび
    これより前の設定では、最小 BAR サイズの 7 ビットを選択できます。ただし、この選択は引き続き 8 ビットの BAR サイズの広告FPGA表示されます。

    サポートされる最小 BAR サイズは 8 ビットです。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・バージョン 19.4 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。