記事 ID: 000080367 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/06/24

a10_disableiei.tcl スクリプトを実行して インテル® Arria® 10 および インテル® Cyclone® 10 GX PCI-SIG コンプライアンス・ベース・ボード (CBB) デザインの電気的アイドル推論を無効にする際、エラー「Unknown uid = xhip_block_1_1」が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    a10_disableiei.tcl スクリプトは、インテル® Arria® 10 の 4 つの PCIe* ハード IP すべてに対する電気的アイドル推論を無効にします。そのため、PCIe* ハード IP が 4 つ未満の インテル® Arria® 10 および インテル® Cyclone® 10 GX の場合、スクリプトを実行するとこのエラーが返されます。

    内部エラー: サブシステム: ASM2、ファイル: /quartus/comp/asm2/asm2_state.cpp、行: 1469

    不明な uid = xhip_block_1_1

    解決方法

    この問題を回避するには、a10_disableiei.tcl スクリプト使用できない PCIe* ハード IP コメントアウトします。

    例えば、10AX115N1F40I1LP デバイスは 4 つではなく 2 つの PCIe* ハード IP のみを使用します。したがって、xhip_block_1_1とxhip_block_3_1の2つの使用できないハードIPはコメントアウトする必要があります。

    xhip_block_1_0 = 左下の位置

    xhip_block_1_1 = 左上の位置

    xhip_block_3_0 = 右下の位置

    xhip_block_3_1 = 右上の位置

    関連製品

    本記事の適用対象: 2 製品

    インテル® Cyclone® 10 GX FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。