記事 ID: 000080364 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Verilog HDL または VHDL エラー: verilog/VHDL ファイルを開けません'<file name="">'</file>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.1 以前では、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.2 以降を使用して暗号化されたファイルがデザインに含まれている場合、このエラーが表示されることがあります。

    解決方法

    このエラーを回避するには、

    • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.2 以降でデザインをコンパイルします。
    • バージョン 20.1 以前のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションを使用してファイルを再生成 / 再暗号化します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。