記事 ID: 000080337 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

外部 DDR メモリー PHY インターフェイスのメガファンクション・ユーザーガイド (ALTMEMPHY): 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題10002067、バージョン 4.1

PHY ユーザーガイドは、使用されていない信号ctl_doing_wrとcontrol_doing_wrを誤って参照し、何も接続しません。

信号接続を見つけようとしている場合に最適なファイルは、_controller_phy.v(hd) です。これは、コントローラーと PHY のインスタンス化と有線の両方が行われるファイルです。

関連製品

本記事の適用対象: 3 製品

Cyclone® III FPGA
Stratix® III FPGA
Stratix® II FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。