記事 ID: 000080330 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

アプリケーション・レイヤー・ロジックは、PCIe Tx パケットで一致する MSI リクエストを I/I/I.I.FPGA に送信できますか?

環境

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    予期しない PCIe* が発生する可能性があります。® MEGAWizard によって生成された元の FPGA サンプルデザインを使用している場合、ECRC エラー、不正なタイプの FmtType フィールドなどの TX インターフェイス上のパケットでそれ以降の要求を受け入れることができない、アプリケーション層のユーザーロジックが、MSI リクエストをSMS モジュール (記述子 / データインターフェイス) に一致させます PCIe TX パケットを使用。

    この問題を回避するには、アプリケーション層のユーザーロジックが MSI リクエストと TX パケットを排他的に制御している必要があります。MSI リクエストは、必ず MSI に送信しないでください。 TX パケットと一致します。

    PCI Express の記述子 / データ IP コンパイラーが生成されると、デザイン例はインクリメンタル・コンパイル・モジュール (SNMP) を使用して生成されます。このモジュールは、Quartus® II インクリメンタル・コンパイルを使用してタイミング・クロージャーを容易にし、後方互換性のみを目的としています。ユーザー・アプリケーションと PCI Express トランザクション・レイヤーの間に完全に登録されたインターフェイスを提供することで、インクリメンタル・コンパイルを容易にする。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。