エラー (21180): リファレンス・クロック周波数「500.0MHz」および出力クロック周波数「6250.0MHz」の PLL ノード「interlaken_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr」 の正当な設定が見つかりません

Quartus® II ソフトウェア・バージョン 14.0 のバグにより、データレート 12.5Gbps およびトランシーバー・リファレンス・クロック周波数 500MHz を使用して、Stratix® V デバイスの Seriallite III IP をコンパイルする際に、上記のフィッターエラーが発生する可能性があります。

13.1.4 Seriallite III IP トップレベル RTL ファイルから次のパラメーターを抽出し、14.0 Seriallite III IP バージョンに転送できます。
                                                                       
reference_clock_frequency => "312.500000MHz"、
pll_ref_freq => "500.0MHz"
data_rate => "12500.00000Mbps"

Seriallite III IP のその他のデータレートとトランシーバー REFCLK 周波数の組み合わせでも、上記のフィッターエラーが発生する場合があります。 同じ回避策は、13.1.4 バージョンからパラメーターを抽出し、14.0 Seriallite III IP バージョンに転送することで適用できます。
                                                                       
この問題は、Quartus® II ソフトウェア 14.1 以降で修正されています。