記事 ID: 000080325 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2013/10/08

DDR3L のタイミング・パラメーターを設定するにはどうすればよいですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

メーカーの DDR3L SDRAM データシートのタイミング・パラメーターの一部が定義されていない場合があります。

解決方法

パラメーター・エディター設定にタイミング・パラメーターを使用するには、DDR3 SDRAM データシートを参照してください。DDR3L SDRAM (1.35 V) は、DDR3 SDRAM (1.5 V) の低電圧バージョンです。

特に明記されていない限り、DDR3L SDRAM は、同等の密度 DDR3 SDRAM のデータシートに記載されている機能およびタイミングの仕様を満たしています。推奨されるフローは、DDR3L データシートで指定されていないタイミング・パラメーターについては、DDR3 SDRAM データシートを参照することです。

関連製品

本記事の適用対象: 20 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。