記事 ID: 000080298 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

XAUI PHY IP の「rx_recovered_clk」の幅に関連する警告が表示されるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    XAUI PHY IP で、MegaWizard から生成された HDL の「rx_recovered_clk」信号のポート幅が不正な幅™既知の問題があります。 幅は 4 の場合 3 ビット幅です。

    この問題は Quartus® II v11.0 および v11.0sp1 で導入されましたが、v11.1 で修正されています。 影響を受けるデバイスには、トランシーバー Stratix® IV、Arria® II、Cyclone® IV、HardCopy® IV などがあります。

    解決方法

    Quartus® II v11.0 の回避策は、手動で幅を 4 ビットに変更することです。 この回避策は Qaurtus II v11.0sp1 でも有効です。 ただし、Quartus® II v11.0sp1 に適用できるパッチが存在します。 このパッチは、次のリンクを使用してダウンロードできます。

    インテル® Quartus® II ソフトウェア・バージョン 11.0SP1 パッチ 1.32 (Windows 用)

    インテル® Quartus® II ソフトウェア・バージョン 11.0SP1 パッチ 1.32 (Linux 用)

    Quartus® II ソフトウェア・バージョン 11.0SP1 ReadMe for patch 1.32

    関連製品

    本記事の適用対象: 8 製品

    Stratix® IV FPGA
    Arria® II FPGA
    Cyclone® IV FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    HardCopy™ IV GX ASIC デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。