記事 ID: 000080296 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/07/22

<slave_name>.ctrl_amm_avalon_slave_0 には表示可能な情報がありません。狭いマスターからの書き込み <master_name>.master はデータの破損につながる可能性があります</master_name></slave_name>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

外部メモリー・インターフェイス (EMIF) IP とメモリー・パラメーター > DM ピンを有効にするチェックボックスが選択されていない場合、Qsys にこのタイプの警告メッセージが表示されることがあります。

これは、Avalon MM マスターのデータバス幅とAvalon® MM スレーブ EMIF IP の間のミスマッチが原因です。DM ピンを使用しない場合、EMIF IP Avalonスレーブ・インターフェイスでは、必要なポートを使用できません。

Avalon-MM マスター・データ・バス幅からの各書き込みは、EMIF IP Avalon-MM データバス幅よりも狭く、Avalon-MM マスターが書き込みを実行すると、EMIF IP のデータ幅全体になります。

例えば、Avalon-MM マスター・データ幅が 32 ビットで、EMIF IP Avalon-MM スレーブ・データ幅が 256 ビットの場合、他の 224 ビットのデータも外部メモリーに書き込まれるので、ユーザーが意図した内容ではない可能性があります。

解決方法

書き込み時のデータ破損を回避するには、Avalon・マスターとAvalon・スレーブ EMIF IP のAvalon・データ・バス幅を一致させるか、EMIF IP バイト・イネーブル・オプションを使用します。

 

関連製品

本記事の適用対象: 7 製品

Stratix® V GX FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。