記事 ID: 000080268 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

FPGA構成中にCRC_ERROR信号が高く引っ張られますが、どうしてですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

コンフィグレーションプロセス中、FPGAがユーザーモードになるまで、CRC_ERRORピンは通常の I/O ピンとなり、CRC_ERRORピン (この機能が有効になっている場合) として機能し始めます。コンフィグレーション・プロセス中に I/O ピンが 3 ステートになっている場合でも、この I/O (CRC_ERROR) ピンバッファーはオフにされ、外部の 10K ファイルプルアップに接続されると、I/O (CRC_ERROR) ピンが高く引き抜かれます。

 

FPGAがユーザーモードに入ると、I/O (CRC_ERROR) ピンバッファーがオンになり、エラーが検出されるまで低いCRC_ERRORピンとして機能します。

解決方法

コンフィグレーション・プロセスを監視する場合、FPGAがユーザーモードに入ったかどうかを示すオプションのINIT_DONE信号ステータスを確認することをお勧めします。INIT_DONEでの低から高への移行は、デバイスの初期化が完了し、ユーザーモードが開始したことを示します。CRC_ERRORピンが低くなると、INIT_DONEが高くなります。

 

 

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。