記事 ID: 000080247 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2016/02/10

Altera_PLL メガファンクションが生成する出力クロック周波数の精度は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Altera_PLL メガファンクションは、目的の出力クロック周波数を提供する機能に関する 2 つのメッセージのうち 1 つを表示します。実際の出力クロック周波数が要求された出力クロック周波数の 0.5Hz 以内の場合、メッセージウィンドウには次のように表示されます。

"情報: fpll: ユーザー設定で PLL を実装可能"

実際の出力クロック周波数が、要求された出力クロック周波数から 0.5Hz より大きい場合、以下のメッセージが表示されます。

「警告: fpll: PLL を実装できます - 実際の設定は要求された設定と異なります」

解決方法

整数モードで動作する PLL の実際の出力クロック周波数を求めるには、 フェーズロック・ループの基礎, PLL に示す式を使用できます。

フラクショナル・モードで動作する PLL の実際の出力クロック周波数を求めるには、以下の関連ソリューションを参照してください。

関連記事

関連製品

本記事の適用対象: 15 製品

Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。